מעגלים משולבים ומבוא ל $VLSI$

עבודה 3 – $VerilogA$

<u>מגישים:</u>

עמית צחי 208078196

מעין שריג 206511776

מספר קבוצה $G = 22$

הקדמה:

מספר הקבוצה שלנו הוא 22 ולכן:

$$VDD = 1.5 + 6 * 10^{-3} * 22 = 1.632\ Volts$$

לאורך כל עבודה זו.

1) רכיב Sample and Hold

רכיב זה דוגם אות אנלוגי ושומר את ערכו עד לדגימה הבאה. בפועל האות האנלוגי נדגם במחזור שעון מסויים, או כאשר נקבל enable והרכיב יוציא את הערך הדגום עד אשר יקבל קריאה לדגימה מחודשת.

1.1) קוד VerilogA

להלן הקוד המתאים לרכיב.
נציין כי השתמשנו בפונקציית transition , cross בהתאם למדריך שפורסם וזאת על מנת ליצור מעבר חלק ורציף.

```
// VerilogA for lab3, SaH, veriloga

`include "constants.vams"
`include "disciplines.vams"

module SaH(vin, sample_en, vout, vdd, gnd);
    input vin, sample_en, vdd, gnd;
    output vout;
    electrical vin, sample_en, vout, vdd, gnd;

    parameter real transition_time = 1n from [0:inf);
    real sampled_val;

    analog begin

        @(initial_step) begin
            sampled_val = 0.0;
        end
        @(cross(V(sample_en) - (0.5*V(vdd)),1)) begin
            sampled_val = V(vin);
        end
        V(vout) <+ transition(sampled_val, 0, transition_time);
    end
endmodule
```

1.2) יצירת סימבול



1.3 בניית שדה TB

$$freq = fin = n_{period} * \left(\frac{f_s}{n_{samples}}\right) , V_{in} = 1.2V , V_{offset} = V_{amplitude} = \frac{V_{in}}{2}$$

כאשר: $n_{period} = 5 ; n_{samples} = 2^7 ; f_s = 100Hz$



לפי הנתונים שקיבלנו, התדר של vin הוא $f = 5 * \left(\frac{100}{2^7}\right)$ כפי שניתן לראות בשרטוט.

בנוסף כניסת ה Vclk היא גל מרובע הנע בין 0 ל- VDD בתדר f_s

במוצא ישנו קבל $c = 1pF$.

הרצנו סימולציה זמנית מ 0 ועד $t_{stop} = \frac{2^7}{100} + 5u$ בהתאם למדריך, פלטנו את vin, vout, vclk

כנדרש כפי שניתן לראות בצד שמאל, ערכי הסימולציה מופיעים כפי שתיארנו.

1.4 התנהגות הרכיב

הרכיב כמובן עובד כמצופה, ניתן לראות כי האות vout עוקב אחרי vin ברגעי הדגימה לפי מחזור השעון, vout מוציא את הערך הדגום עד לדגימה הבאה.



2) רכיב *comparator*

רכיב זה הוא משווה אשר בודק אם אות קלט מסויים גדול או קטן מערך ייחוס (vref) ומוציא בהתאם ערך לוגי – '1' אם גדול, '0' אם קטן. הרכיב יקבל כקלט vin, vref ויבצע השוואה בניהם.

2.1) קוד *VerilogA*

ניתן לראות את מימוש הלוגיקה שהסברנו בתחילת סעיף זה.



2.2) יצירת סימבול



2.3) בניית שדה TB

הנתונים שבהם השתמשנו הם

$$v_{in} = VDD, v_{offset} = v_{amp} = \frac{v_{in}}{2}, f = 100kHz,$$

$$v_{ref} = 22 * 10 * 10^{-3} = 0.22v, c = 1pF$$



ניתן לראות את הנתונים של vin בצד שמאל של המסך.
ביצענו סימולציה זמנית מ 0 ועד $t_{stop} = 20\mu s$ על מנת להציג 2 מחזורים מלאים של אות הכניסה ואות המוצא.



2.4) התנהגות הרכיב

ניתן לראות כי הרכיב מתנהג כפי שציפינו. שכן,
כאשר $v_{in} < v_{ref} \rightarrow v_{out} = VDD, v_{in} > v_{ref} \rightarrow v_{out} = 0$
כמו כן, נקודות המעבר של vout תואמות לנקודות המעבר של v_{in} ל v_{ref} ועל כן אנו מקבלים במוצא גל מרובע כמצופה.

3.1 רכיב ***Digital to Analog Converter (DAC)***

רכיב ה DAC מקבל אות דיגיטלי וממיר אותו לאות אנלוגי. האות המתקבל הינו וקטור עם 8 ביטים (המייצג מספר בין 0 ל 255) הממיר את האות לפלט אנלוגי בין 0 ל VDD.

3.1.1 קוד *VerilogA*

קוד מתאים עבור רכיב זה:

```
// VerilogA for lab3, DAC, veriloga

`include "constants.vams"
`include "disciplines.vams"

module DAC(vin, vout_a, vout_b, vdd, gnd, clk);
    input vdd,gnd;
    input clk;
    input [7:0]vin;
    output vout_a, vout_b;
    electrical clk, vout_a, vout_b, vdd,gnd;
    electrical [7:0]vin;

    real d_val;
    genvar i;

    analog begin
        @cross(V(clk) - V(vdd),V(gnd)) begin
        d_val = 0.0;
        for (i=0;i<8;i=i+1) begin
            d_val = d_val + V(vin[i])*pow(2,i);
        end

        d_val = (d_val/255.0);
        end

        V(vout_a) <+ d_val;
        V(vout_b) <+ V(vdd) - d_val;
    end
endmodule
```

3.1.2 יצירת סימבול



3.1.3 בניית שדה *TB*



עבור ביצוע TB לרכיב זה השתמשנו בהגדרת מספר כניסות על אותו $wire$ והגדרתו כ bus וכך יכולנו לחבר מספר מקורות מתח ל $wire$ יחיד, כאשר כל מקור מתח מייצג bit שונה בוקטור הכניסה הדיגיטלי. הכניסה של השעון ממושמת ע"י V_{pulse} עם תדירות של $f = \frac{1}{10\,mSec}$. ביצענו סימולציה של $Transient$ על מנת לראות את השינוי בזמן.

3.1.4) <u>התנהגות הרכיב</u>

הרכיב עובד כפי שציפינו ממנו, כשאר הכניסה הינה הוקטור שערכו מספר הקבוצה שלנו $(G = 22)$ בהצגה בינארית $(G_{bin} = 00010110)$, קיבלנו שני מוצאים יציבים שערכם:

$$V_a = VDD * \frac{G}{256} = 1.632 * \frac{22}{256} = 0.1408\,Volt$$

$$V_b = VDD * \frac{\bar{G}}{256} = 1.632 * \frac{234}{256} = 1.4912\,Volt$$

3.2 רכיב ***Digital to Analog Converter (DAC) Reference***

רכיב ה DAC מקבל אות דיגיטלי וממיר אותו לאות אנלוגי בתצורת reference. הרכיב עובד על בסיס ה comparator שיצרנו בעיף קודם, כאשר מתח המוצא המשתנה מושווה למתח הייחוס ומתוקן אליו עד כאשר המתח במוצא שווה למתח הכניסה. מכיוון שהאות הדיגיטלי מיוצג ע"י 8 ביטים (הצגה בינארית של ערך בתחום 256 – 0) אזי יידרשו 8 מחזורי שעון על מנת שערך המוצא יתייצב.

3.2.1 קוד *VerilogA*

```
// VerilogA for lab3, DAC_ref, veriloga

`include "constants.vams"
`include "disciplines.vams"

module DAC_ref(index, clk, comp, reset_b, vdd, gnd, vout);
    input clk, comp, reset_b, vdd, gnd, index;
    output vout;
    electrical clk, comp, reset_b, vout_ref, vdd ,gnd, index;
    electrical vout;

    real code = 128;

    analog begin
        @(cross(V(clk) - 0.5*V(vdd),+1)) begin
            if (V(reset_b) < 0.5*V(vdd))
                code = 128;
            else
                code = code + (2*(V(comp))-1)*pow(2,7-V(index));
        end
        V(vout) <+ transition((V(vdd)*code/256), 1n,1n);
    end
endmodule
```

3.2.2 יצירת סימבול



3.2.3 בניית שדה *TB*

בנינו את שדה ה TB ע"פ דוגמה הנתונה בעבודה, כך שאופן הפעולה יתאם:



ולכן ה TB שלנו נראה באופן הבא, חשוב לשים לב כיצד הכנסנו את הערך של מתח הייחוס ל comparator, והאופן בו מתח המוצא של ה DAC ref מוזן חזרה כמבוא ל comparator.



עבור ביצוע הסימולציה נדרשנו לממש מימוש ה Counter לצורך ביצוע הסימולציה:



ה $Clock$ וה- $Reset$ נראים בסימולציה באופן הבא:



את הסימולציה הרצנו פעמיים כך שבכל סימולציה מתח הייחוס היה שונה, מתח הייחוס נקבע ע"י:

$$V_{ref} = VDD * \frac{G}{256}$$

<u>עבור מספר הקבוצה $G = 22$:</u>

<u>עבור המשלים למשפר הקבוצה $G = 234$:</u>

3.2.4) <u>התנהגות הרכיב</u>

נראה כי הרכיב מתנהג כפי שצפינו כך שבכל עליית שעון מתח הכניסה משווה למתח הייחוס ומתוקן בהתאם כך שאחרי 8 מחזורי שעור המתחים שווים. בשני הציורים הנ"ל מתח הייחוס מסומן בצבע אדום ואילו מתח המוצא ששואף אליו מסומן בצבע ירוק.